北京赛车-首页-北京赛车规则-北京赛车pk直播

北京赛车
电子资讯网站

eb 播-放声音 — AMR(Audio) 篇

  &&eb 播-放声音 — AMR(Audio) 篇ShanghaiJiao Tong University 设计 EDA技术概述技术概述1.1 EDA技术及其发展概况 1.2 EDA技术的基本特征和设计工具 1.3 EDA技术的的实现目标和设计流程 1.4 硬件描述语言(Hardware Description Language)概述 1.5 EDA技术和ASIC设计 1.6 EDA技术的发展趋势 技术概述1.1 EDA技术及其发展概况 ElectronicDesign Automation:电子设计 自动化 是一整套电子系统设计软件工具,由CAD,CAM,CAT,CAE发展而来 是电子CAD通用软件包,以计算机为平台,融合应用电子技术,计算机技术,智能化技 与微电子技术、计算机技术、设计工艺同步发展。 EDA软件-开发环境 计算机-开发工具 器件 FPGA/CPLD-硬件载体 硬件描述语言 -表达设计意图 世纪70~80年代CAD阶段 20世纪80年代后期EDA发展的中级阶段 电路仿真,IC布图,IC版图参数提取,PCB布图检验,设计文档制作。 与初期比,简单的图形编辑+电路功能设计和图形设计 通过电气功能网表将两者联系在一起,实现工程设计。 VHDL@SJTU 电子系统:朝着多功能、高速度、智能化的方向发展,要求IC设计短时间内高效完成; 集成度的提高,使复杂电子系统可在一个集成电路芯片上实现,要求EDA技术从电子系统的功能和行为描述开始,综合设计出逻辑 电路,并自动地映射到可供生产的IC版图。 这一高级设计技术让EDA真正进入了自动化时代。 进入21世纪后,EDA技术开始进如一个崭新的时代,突出表现在以下几个方面: 技术的发展1、电子技术各个领域全面融入EDA技术,除了数字电子技术之外,传统 电路系统设计建模理念发生重大变化:软件无线电技术、硬件描述语 言的表达和设计标准化、可编程器件的出现,数字信号处理和图像处 理的全硬件实现方案的推出,软硬件技术的进一步融合等等。 2、IP(Intellectual Property 知识产权)核得到广泛应用,基于IP核 的SOC(System Chip片上系统)技术日趋成熟,电子设计的知识产权得到表达和确认。 3、FPGA实现DSP成为可能,使得基于FPGA的高速数字信号技术得以实现 4、嵌入式微处理器软核推出,FPGA、CPLD的规模越来越大,让SOPC(可 编程片上系统)技术进入大规模应用,在一片FPGA上实现完备的DSP 系统成为可能。 5、在仿真和设计两方面支持HDL(硬件描述语言)的EDA软件不断推出, 系统级,行为级HDL让复杂的电子系统设计和验证趋于简单。 6、EDA技术加快了电子设计领域各学科之间的渗透和融合 :模拟数字, 软件硬件,北京赛车直播网址系统器件,ASIC/FPGA,行为与结构,标准单元库/IP核 技术的基本特征1.2 EDA技术的基本特征和设计工具 1.2.1 基本特征 硬件描述语言设计输入2、“自顶而下”设计方法 库(Library)设计工具1.2.2 EDA设计工具 1、设计输入工具(编辑器) 文字编辑器:数字电路 VHDL,Verilog,模拟电路 SPICE 图形编辑器:版图几何图形,硬件系统方框图,原理图 典型的原理图输入工具至少应该包括以下三个方面: 产生网表的功能2、设计仿真工具(仿线、检查/分析工具 版图,逻辑连接,时序分析 Cadence EDA设计工具 优化/综合工具高层次-〉低层次,行为-〉结构 Synopsys:DC 布局和布线工具(适配器)针对具体器件 下载工具(编程器)将设计适配后输出的文件下载到PLD器件,实现硬件 PCB设计工具Protel 模拟电路仿真工具SPICE EDA设计工具 一些IC前端设计工具(1)代码输入: 语言输入: Summit VisualHDL Summit Renior Mentor 图形输入: composer Candence Viewlogic Viewdraw (2)电路仿真:数字电路仿真 Verilog: VCS Synopsys Verilog—XL Candence modle-sim Mentor Vhdl: VSS Synopsys NC—vhdl Candence modle-sim Mentor 模拟电路仿真 Hsipce Synopsys Spectre Simulator ,Pspice Cadence SmartSpice Silvaco (3)逻辑综合: DC Expert Synopsys BuilderGates Cadence Blaster RTL Magama Synplify PRO Synplify EDA技术优势 1.2.3 EDA技术的优势 1、采用硬件描述语言,便于复杂系统的设计 2、强大的系统建模和电路仿线、具有自主的知识产权 4、开发技术的标准化和规范化 5、全方面利用计算机的自动设计、仿线、对设计者的硬件知识和硬件经验要求低 EDA技术实现目标 1.3 EDA技术的的实现目标和设计流程 1.3.1 实现目标 四个应用领域: 混合电路设计不同学科:电子技术-非电子技术 不同模式:模拟电路-DSP、电路级-器件级、 不同层次:行为级,寄存器级,门级,开关级混合设计 EDA技术应用层次和范畴 EDA工具 数字系统模块化设计 数字电路设计 FPGA设计 PCB设计 ASIC版图设计 混合电路设计 模拟电路设计 器件模型库系统仿真 系统级 电路级 物理实现级 EDA技术主要流程 1.3.2 EDA设计的主要流程 设计准备 设计输入 设计处理 设计验证 器件编程 数字集成电路设计流程 系统描述(指标要求) 逻辑设计 功能设计 逻辑模板 电路设计 电路模拟 版图设计 版图验证 (DRC、ERC、LVS) 数字IC版图 不合格 不合格 不合格 工艺设计 (结构和参数) 文档 子系统行为级描述 RTL逻辑图 布尔表达式 电路表示到几何表示转化 形成掩模版图 模拟集成电路的设计流程 性能指标 功能块设计 行为级设计 拓扑选择 尺寸优化 物理版图 设计 模拟IC版图 功能模块 电路模拟 电路拓扑 电路原理图 行为级模拟 宏模型模拟 电路性能预估 电路模拟 版图参数提 取及后模拟 结构级设计 单元级设计 电路级设计 版图级设计 硬件描述语言 1.4硬件描述语言 Hardware Discription Language 可以描述硬件电路的功能,信号连接关系及定时(时序)关系的 语言,形式化方法描述数字电路和设计数字电路系统的语言。 1987,1993,2002IEEE标准 1076 除了含有许多具有硬件特征的语句外,VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。 VHDL VHDL的程序结构特点: 实体,程序包,库概念支持大规模设计,利用已有设计重用; 与具体硬件结构和实现工艺无关 Verilog Verilog HDL 1983——GatewayDesign Automation 1989——Candencepurchased Gateway 1990——Candencereleased Verilog 1995——IEEE Verilog 1364 1995 2001——IEEE Verilog 1364 2001 Verilog HDL是在C语言基础上发展而来的HDL,简洁,高效,易用 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言 ABEL-HDL ABEL-HDL ABEL设计语言是一种最基本的HDL,与VerilogHDL属于同 一级别,但其特性和受支持程度远不如Verilog。 ABEL从PLD设计中发展而来 Verilog从IC设计中发展而来 特点:格式简洁,编译要求宽松。应用场合越来越少 不同层次的描述方式 设计层次 行为描述 结构描述 系统级 system level 系统算法 系统逻辑框图 RTL级 (寄存器传输级) register transfer le vel 数据流图,真值表,状 gate-level布尔方程,真值表 逻辑门,触发器,锁存 器构成的逻辑图 版图级 layout-level 几何图形 图形连接关系 HDL比较 Verilog VHDL的比较二者主要区别在逻辑表达描述级别: VHDL: 更适合于行为级描述,适用于电路高级建模, 较适合于FPGA/CPLD目标器件设计。入门相对较难,熟 悉后设计效率高于verilog Verilog:RTL级硬件描述语言,适合于RTL级和更低层 次的门电路级描述,更适合于直接的集成电路或ASIC 设计。易学易用,入门容易 EDA技术和ASIC设计 1.5 EDA技术和ASIC设计 1.5.1 ASIC的特点和分类 ASIC(Application Specific Integrated Circuit)专用集成电路 应专门用户要求和特定应用领域的需要而设计、制造的集成电路。 特点:面向特定用户的需求,批量生产时与通用IC相比体积更小、 功耗更低、可靠性高、性能高、保密性强、成本低。 数字集成电路分类 数字集成电路分类 RAM,ROM,SSI,LSI,如74系列,CMOS软件组态的微处理器,CPU,DSP,PLC 全定制 电路 半定制 电路 门阵列 标准单元阵列 可编程器件 PLD PROM,PLA,PAL, GAL,CPLD FPGA ASIC特点和分类 ASIC分类 1.按功能分 数字 模拟 数模混合 微波 2.按使用材料 MOS型70%,双极型 16%,BiCMOS型 11% 高速抗辐射 工作温度宽,微波ASIC ASIC特点和分类 3.按设计方法 全定制,各层掩模按特定电路功能专门制造 半定制,有约束性的设计 门阵列:预先制好的硅阵列,包含基本逻辑门和触发器,片上留有布线区 标准单元:将预先配置好的经过测试有一定功能的逻辑块作为标准单元,存放在数据库,供设计时调 用,在版图级完成与电路一一对应的最终设计 ASIC设计方法 1.5.2ASIC的设计方法 ASIC的设计 方法 全定制法 半定制法 门阵列法 标准单元法 可编程逻辑 器件法 IP核概念与SOC设计 1.5.3IP核复用技术与SOC设计 1、IP核的基本概念 在IC设计领域,可理解为用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。 IC设计复用:复用以前的IP,利用已有的或第三方IP作为宏单元进行系统集成,形成完整的系统。 IP核种类 时序不确定,增加系统设计后测试的难度 IP核内容 IP核内容 功能描述文件 说明IP功能时序要求 设计实现文件 具体设计 设计验证文件 仿真验证用 综合描述文件 指导软核综合 SOC设计 2、SOC设计 是一个有专用目标的集成电路,包含功能完整的一个系统并有嵌入软件的全部内容。 也是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。 基于IP模块的SOC设计方法 含时序的全功能 指令集,体系结构 总线功能 时序模型 测试模型 平面物理模型 电规则检查 周期精度的全功能 IP模块设计 IP模型生成 设计修正 IP模块设计IP验证模型层次 IP模块集成使用 基于IP的SoC设计的关键技术 系统级设计方法总线架构技术、软硬件协同设计技术 IP核的设计和使用设计,测试,验证技术、仿真技术,低功耗设计技术 IP核可复用技术是SOC设计中关键,和保证系统及芯片开发效率和质量的重要手段。 SOPC:System ProgrammableChip 可编程片上系统 EDA技术的发展趋势 1.6 EDA技术的发展趋势 1、高性能EDA工具将得到进一步发展 新的系统级设计设计和验证语言,混合仿真工具 syst em C/system verilog/ 2、EDA技术将使ASIC和FPGA逐步走向融合许多PLD公司为ASIC提供FPGA内核,可用于修改设计 问题,提高ASIC设计灵活性 3、EDA技术的应用领域越来越广泛 可编程逻辑器件基础 可编程逻辑器件基础2.1 PLD入门 2.2基于乘积项(Product-Term )的PLD的基本结构原理 2.3基于查找表(look up table)的FPGA的基本结构原理 2.4PLD的基本资源 2.5PLD的编程元件 2.6 PLD的设计开发流程和开发工具 2.7 CPLD/FPGA厂商 2.8 CPLD/FPGA比较 可编程逻辑器件基础2.1可编程逻辑器件入门 PLD 可编程逻辑器件(Programable Logic Device) FPGA 现场可编程门阵列(Field Programable Gate Array) 两者的功能基本相同,只是实现原理略有不同,可以忽略这两者 的区别,统称为可编程逻辑器件或PLD/FPGA。 CPLD复杂可编程逻辑器件(Complex Programable Logic evice) 可编程逻辑器件基础PLD Logic Amoeba Programmable logic device 2.1.1可编程逻辑器件发展历程 Programmable logic device 低密度 20世纪70年代PROM和PLAprogrammable logic 70年代末AMDPAL programmable array logic 80年代初LatticeGAL generic array logic,E PROM技术 高密度 80年代中AlteraEPLD erasable programmable log ic device,E Flashtechnology XilinxFPGA field programmable gate array,SR AM technology 90年代CPLD,complexPLD,Lattice提出ISP技术 可编程逻辑器件基础 2.1.2 PLD器件的分类 1)PLD器件的分类--按集成度 低密度 500-750门以下 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电路 高密度,已经有超过400万门的器件 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高,甚至可以做 到SOC(System Chip)PLD器件的分类--按集成度 PLD器件的分类--按编程工艺 2)PLD器件的分类--按编程工艺 熔丝或反熔丝编程器件--Actel的FPGA器件 只能一次编程,在设计初期阶段不灵活SRAM--大多数公司的FPGA器件 每次上电需重新下载,实际应用时需外挂EEPROM用于保存程序ROM--大多数CPLD器件 不用每次上电重新下载,但相对速度慢,功耗较大 3)PLD器件的分类--按器件结构 基于乘积项(Product-Term)的PLD结构 通过修改固定内部电路的逻辑功能来编程,实现“积之和”形式的布尔逻辑函数 大部分PLD,CPLD基于查找表(LUT,LookUpTable)的PLD结构 大多数FPGAPLD器件的分类--按器件结构 2.1.3PLD器件的优势 1、缩短研制周期 用FPGA/PLD 试制样片,快速占领市场。 2、降低设计成本 出厂前做过测试,不需设计人员承担投片风险和费用,在实验室 就可以通过相关的软硬件环境来完成芯片的最终功能设计。 3、提高设计灵活性 可反复地编程、擦除、使用,或在外围电路不动的情况下用不同 软件就可实现不同功能。 FPGA/CPLD规模越来越大,实现的功能越来越强,可实现系统集成。 2.2基于乘积项(Product-Term )的PL D器件的基本结构原理 器件名 与阵列 或阵列 输出电路 PROM 固定 可编程 固定 PLA 可编程 可编程 固定 PAL 可编程 固定 固定 GAL 可编程 固定 可组态 电路符号 可编程逻辑器件基础PROM 实现的函数为: PLA arrayProgrammable arrayIndicates programmable connection Indicates ixedconnection PROM PROM PAL PAL arrayFixed arrayProgrammable array与或阵列均可编程 与阵列可编程或阵列固定 或阵列可编程 与阵列固定 可编程逻辑器件基础 可编程逻辑器件基础GAL Block Diagram EEPROM工艺 与或阵列 输出逻辑宏单元,多种组态 寄存器I/ •ispGAL22V10A 的每个输出宏单元有2个主要 功能模式:寄存器IO;组合逻辑 •输出模式和极性由2个bit (S0 S1)控制,通过逻辑编译器可进行设置 OLMC Output Logic Macrocell 以MAX7000系列为例 基于乘积项的CPLD内部结构 宏单元 Macrocell 组合逻辑输出(AND3的输出): (!D表示D的“非”)乘积项结构PLD的逻辑实现原理 实现组合逻辑f:A,B,C,D由PLD的管脚输入后进入可编程连线阵列(P IA),在内部产生A,A反,B,B反,C,C反,D,D反8个输出。图中x表示相连 (可编程熔丝导通),得到:f= f1 DFF的输出与I/O脚相连,把结果输出到芯片管脚。乘积项结构PLD的逻辑实现原理 复杂电路:一个宏单元不能实现,可通过并联扩展项和共享扩展项连接多个宏单元,宏单元的输出也可连接到PIA,再做为另一个宏单元 的输入。从而实现更复杂逻辑。 这种基于乘积项的PLD基本都是由EEPROM和Flash工艺制造的,一上电就可以工作,无需其他芯片配合。 乘积项结构PLD的逻辑实现原理 2.3 基于查找表的FPGA结构原理 采用这种结构的PLD芯片也称之为FPGA:如Altera的APEX,St ratix系列,Xilinx的Spartan,Virtex系列等。 查找表(Look-Up-Table):LUT本质上是一个RAM 目前FPGA中使用4或6输入LUT,所以每一个LUT可以看成一 个有4或6位地址线)的RAM。 通过原理图或HDL语言描述的逻辑电路,PLD/FPGA软件会自 动计算其所有可能的结果,并将其事先写入RAM。每输入一 个信号进行逻辑运算就等于输入一个地址进行查表,找出 地址对应的内容输出即可。 基于查找表(LUT)的FPGA的结构 一个4输入与门的例子 实际逻辑电路 LUT的实现方式 输入逻辑输出 地址 RAM中存储的内容 0000 查找表(Look-Up-Table)的原理与结构 xilinx Spartan-II的 内部结构 xilinx Spartan-II 芯片内部结构 Slices结构 基于查找表(LUT)的FPGA的结构 Slices可看作是SpartanII实现逻辑的最基本结构单元(xilinx其他 系列,如SpartanXL,Virtex的结构与此稍有不同,具体请参阅数据手 基于查找表(LUT)的FPGA的结构 altera的FLEX/ACEX等芯片的结构 altera FLEX/ACEX 芯片的内部结构 基于查找表(LUT)的FPGA的结构 逻辑单元(LE)内部结构 基于查找表(LUT)的FPGA的结构 FLEX/ACEX的结构:LAB,I/O块,RAM块(未表示出)和可 编程行/列连线。 在FLEX/ACEX中, 一个LAB包括8个逻辑单元(LE) 每个LE包括一个LUT,一个触发器和相关的逻辑。 LE是FLEX/ACEX芯片实现逻辑的最基本结构(altera其他系列,如A PEX的结构与此基本相同,具体请参阅数据手册) 基于查找表(LUT)的FPGA的结构 我们仍以这个电路为例。组合逻辑:A,B,C,D由FPGA芯片的管脚输入后进入可编程连线,然后作为地址线连接到LUT,LUT中已经事先写入了所有可能 的逻辑结果,通过地址查找到相应的数据然后输出。 DFF的输出与I/O脚相连,把结果输出到芯片管脚。查找表结构的FPGA逻辑实现原理 对于一个LUT无法完成的电路,通过进位逻辑将多个单元相连,可以实现复杂的逻辑。 由于LUT主要适合SRAM工艺生产,所以目前大部分FPGA都是基于SRAM工艺的,而SRAM工艺的芯片在掉电后信息就会丢失,一定需要外加一 片专用配置芯片,在上电的时候,由这个专用配置芯片把数据加载到 FPGA中,然后FPGA就可以正常工作,由于配置时间很短,不会影响系 统正常工作。 也有少数FPGA采用反熔丝或Flash工艺,对这种FPGA,就不需要外加专用的配置芯片。 查找表结构的FPGA逻辑实现原理 随着技术的发展,在2004年以后,一些厂家推出了一些新的PLD和FPGA,这些产品模糊了PLD和FPGA的区别。 Altera的MAXII系列PLD,基于FPGA(LUT)结构,集成配置芯片于PLD, 在本质上是一种在内部集成了配置芯片的FPGA,但由于配置时间极短, 上电就可以工作,所以对用户来说,感觉不到配置过程,可以象传统 的PLD一样使用,容量和传统PLD类似,所以altera把它归作PLD。 Lattice的XP系列FPGA,同样将外部配置芯片集成到内部,在使用方法 上和PLD类似,但是容量大,性能和传统FPGA相同,也是LUT架构,所 以Lattice仍把它归为FPGA。 其他结构类型的FPGA和PLD 可编程逻辑器件基础2.4 可编程逻辑器件的基本资源 2.4.1 可编程功能单元 RAM查找表 基于多路开关的功能单元 固定功能单元 2.4.2 可编程输入输出单元 2.4.3 可编程布线资源 长线 直线连线 通用内部连线 开关矩阵 可编程连接点 2.4.4 片内RAM(块式、分布式) 可编程逻辑器件基础2.5 可编程逻辑器件的编程元件 熔丝型开关一次编程 反熔丝开关一次编程 军品 浮栅编程元件多次编程 FlashMemory 基于SRAM编程元件 若需断开,则用比工作电流大得多的编程 电流烧断熔丝 熔丝占芯片面积较大基于熔丝(FUSE) 基于熔丝(FUSE) antifuse polysilicon ONO dielectric antifusediffusion 核心:介质未编程时开关呈高阻(例如一对反向串联的肖特基二极 管),当编程电压加在开关上将介质击穿后(使一个二 极管永久性击穿而短路),开关呈现导通状态。 熔丝:PROM PAL 反熔丝:Actel FPGA 基于反熔丝(ANTI-FUSE) Removingprogramming voltage leaves charge trapped Programmingresults Avalancheinjection 浮栅晶体管编程:利用浮栅存储电荷来保存数据 非易失可重复擦除器件:GAL,CPLD EPROM 紫外线擦除 基于浮栅晶体管编程 Control gate erasure p-substrate Floating gate Thin tunneling oxide drainprogramming EEPROM电擦除FlashROM 快速电擦除trol Read/Write. Control Data IO SRAM,静态配置存储器,易失元件,Xilinx FPGA 每次加电必须重新配置,方便在线重置 基于SRAM编程 综合 FPGA/CPLD 适配 下载编程 功能仿真 时序分析 时序仿真 在线测试 设计输入 原理图/HDL 仿线可编程逻辑器件的设计开发流程和开发工具 2.6.1设计流程 设计流程 架构设计 产生设计文档 非常重要 器件设计目标说明 与上层或整个系统关系描述 器件外部接口 器件结构图 structural diagram 器件完整系统的工作方法,原理描述 operation algorithm 其内部各个子模块结构功能描述 结构structural diagram 工作原理功能或行为描述 operation algorithm 与软件接口定义 设计输入 原理图 适合描述连接关系和接口关系,直观,对表现层次结构,模块化结构更为方便 设计可重用性可移植性差一些HDL文本 是基本,有效,通用的输入方法一般的,PLD设计采用层次化设计方法,顶层设计描述器件总 体功能,常使用图形法;底层设计描述器件最基本的功能模块,常用 HDL描述。 设计流程 设计输入 设计综合:是将HDL描述与硬件结构挂钩,将软件转化为 硬件电路的关键步骤。有三种形式: 行为综合:从算法表示,行为描述转换到寄存器传输级(RTL), 即从行为描述转换到结构描述 逻辑综合:RTL级描述转换到逻辑门级(含触发器) 版图综合/结构综合:从逻辑门表示转换到版图表示,或转换到PL D器件的配置网表表示 综合时要给定最后实现的硬件结构参数,综合的功能就是将软件 描述与给定的硬件结构用某种网表文件的方式对应起来,成为相 应的映射关系。显然映射不是唯一的,为达到速度,面积,性能 优化,常需要对综合加以约束,称为综合约束。 设计流程 设计综合 设计流程 设计综合要点 FPGA/IC 硬件结构参数 HDL描述的电路 电路网表 约束条件 速度/面积/性能优化 综合工具 布局布线 适配器:结构综合器,将由综合器产生的网表文件配置于指定的 目标器件中,产生最终的下载文件。适配所选定的目标器件必须 与综合时指定的目标器件相同。 EDA软件中综合器可由第三方EDA公司提供, 而适配器则需要由CP LD/FPGA供应商提供。因为适配器适配对象直接与器件结构细节相 对应。 适配后可利用适配所产生的仿真文件作精确时序仿真,同时产生 可用于编程的文件 设计流程 布局布线 时序与功能仿真 仿真:编程下载前利用EDA工具对适配生成的结果进行模拟测试, 对电路进行功能验证。 功能仿真:不考虑信号延时等因素,也叫前仿真 时序仿真:选择了具体器件并完成了布局布线后进行,包含定时 关系,是接近真实器件运行特性的仿真,精度高。也叫后仿真 不同器件内部延时不一样,不同布局布线会对延时造成很大影响, 有必要作后仿真,以分析电路的情势关系,估计设计的性能 设计流程 时序与功能仿真 编程下载和硬件测试 下载:把适配后生成的下载或适配文件,通过编程器或编程电缆 装入FPGA/CPLD中。 将基于EEPROM等工艺的非易失结构的CPLD器件的下载称为编程(program) 对于反熔丝结构和Flash结构的FPGA的下载,以及对FPGA的专用配置 ROM的下载仍称为编程。 编程方式 ISP在系统编程 现在的编程器一般都支持在系统编程,设计数字系统和做PCB板时应预留好器件的下载接口 设计流程 编程下载和硬件测试 可编程逻辑器件基础2.6.2 CPLD/FPGA开发工具 1、设计输入编辑器 原理图 ViewDraw Orcad Capture 状态图 波形图 HDL文本 UltraEdit Aldec ActiveHDL 结合 Mentor HDLDesignerSeries 可编程逻辑器件基础2、HDL 综合器 FPGA综合器 Synopsys FPGACompiler,DC-FPGA Synplicity SynplifyPro Mentor :LeonardoSpectrum ASIC综合器Synopsys DesignCompiler Synplicity:Synplify ASIC Cadence:Synerdy 可编程逻辑器件基础3、仿真器 编译型,速度快,需预处理,不便即时修改; 解释型,速度一般,可随时修改仿真环境和条件 按处理的HDL 类型分: 按仿真的电路描述级别不同,HDL仿真器可单独或者完成各步骤仿真 ModelTechnology:Modelsim, 编译型混合仿真器 Cadence:Verilog-XL,最好的 erilog仿真器之一 Cadence:NC- 可编程逻辑器件基础4、适配器(布线) 完成目标系统在器件上的 布局布线,由 PLD厂商提供的专 门针对器件开发的EDA软件工具 来完成。 Lattice :ispLEVEL Altera:QuatusII中的Fitter Xilinx 可编程逻辑器件基础5、下载器 把设计下载 到对应的实际器 软件部分一般由PLD厂商 提供的专门针对 器件下载或编程 软件来完成 可编程逻辑器件基础2.7 CPLD/FPGA厂商 Xilinx Altera Lattice Actel Atmel Cypress 2.8 FPGA和CPLD的比较 CPLD FPGA FPGA(Actel) Integration sc ale small Large Relatively lar ge Unit granulari ty Large( PAL str ucture) Small (PROM st ructure) Small(gate,MUX structure) Program mothod EPROM,E2ROM,Fl ash SRAM antifuse Program type ROM RAM ROM information fixed Reconfigure fixed FlipFlops Little many Unitfunction strong poor poor FPGA和CPLD的比较 CPLD FPGA FPGA(Actel) speed high low Low Pin-pin delay fixed fixedPower consumpt ion high low low Secret keep yes No-

  另一方面是基金管理的被动形式,例如指数基金,其中没有基金经理的角色。介于两者之间的是另一种称为量子投资的模式,它试图避免任何认知偏差,并用软件运行投资模型取代人类的本能。

  5月30日消息,中国交互科技公司Rokid在2019世界增强现实博览会(AWE)上发布全新一代MR眼镜Rokid Vision,该款产品定位消费级,可通过USB-C数据线,连接多种类型的移动设备。

  私有媒体资源总包全量有定价权,省去以往流量交易过程中层层分销环节,通过MAP平台,广告主可以直接对接索尚传媒的优质媒体APP资源,定价定量,效果可预估,精准投放,可以有效提升投放效果,减少投放成本。

  0},n.getGuid=function(){return r++},n.parseCallback=function(e){returnfunction==t.type(e)?e:!0===e?function(){location.reload()}:string==t.type(e)&&0===e.indexOf(http)?function(){location.href=e}:function(){}},n.setCookie=function(e,t,n){var r=new Date;n=void 0!==n?n:2,r.setTime(r.getTime()+864e5*n),document.cookie=e+=+encodeURIComponent(t)+;expires=+r.toGMTString()+;path=/},n.getCookie=function(e){var t=null,n=new RegExp((^ )+e+=([^;]*)(;$)),r=document.cookie.match(n);return r&&(t=decodeURIComponent(r[2])),t},n.throttle=function(e,t,n,r){var i,s,o,u=+(new Date),a=0,f=0,l=null,c=function(){f=u,e.apply(s,o)};return function(){u=+(new Date),s=this,o=arguments,i=u-(r?a:f)-t,clearTimeout(l),r?n?l=setTimeout(c,t):i=0?c():n&&(l=setTimeout(c,-i)),a=u}},n.debounce=function(e,t,r){return n.throttle(e,t,r,!0)},n.bind=function(e,n){if(e.bind&&e.bind===Function.prototype.bind)return e.bind(n);if(!t.isFunction(e))throw new TypeError;var r=[].slice.call(arguments,2),i=function(){var t=[].slice.apply(arguments);if(this instanceof i){var s=function(){};s.prototype=e.prototype;var o=new s;s.prototype=null;var u=e.apply(o,r.concat(t));return Object(u)===u?u:o}return e.apply(n,r.concat(t))};return i},n.initInputId=function(e){t(e).find(.quc-input:not([id])).each(function(e,r){var i=t(r),s=i.parent();if(s=LABEL==s[0].tagName?s:s.siblings(label),s.length){var o=quc_+i.attr(name)+_+n.getGuid();i.attr(id,o),s.attr(for,o)}})},n.selectText=function(e,n,r){var i=t(e),s=i.val().length;for(n=parseInt(n)0,r=parseInt(r)s;n).attr(src,o).hide();t(n.body).append(u),window[s]=function(){clearTimeout(a),delete r.object;var e=u[0].contentWindow,n=e.document,s=r.store=n.createElement(input);setTimeout(function(){s.addBehavior(#default#userData),n.body.appendChild(s),s.load(r.storeName),t.each(i.data,function(e,t){s.setAttribute(e,t)}),s.save(r.storeName)},30)};var a=setTimeout(function(){u.remove()},2e4)})}},set:function(e,t){this.object?this.object.set(e,t):(this.store.load(this.storeName),this.store.setAttribute(e,t),this.store.save(this.storeName))},get:function(e,t){if(this.object)return this.object.get(e,t);this.store.load(this.storeName);var n=this.store.getAttribute(e);return null!==n?n:t},remove:function(e){this.object?this.object.remove(e):this.store.removeAttribute(e)}},a={init:function(){this.data=this.data{}},set:function(e,t){this.data[e]=t},get:function(e,t){var n=this.data[e];return void 0!==n?n:t},remove:function(e){delete this.data[e]}},f=navigator.userAgent.toLowerCase(),l=f.match(/msie ([\d.]+)/),c=l&&l[1],h=6==c7==c;e.utils.storage=function(e){var t;switch(e){default:caselocal:try{t=window.localStorage?r:h?u:a}catch(e){t=a}break;casesession:try{t=window.sessionStorage?i:a}catch(e){t=a}break;casecookie:t=o()?s:a;break;casepage:t=a}return t.init&&t.init(),t},h&&u.init()}(QHPass),function(e){use strict;var t=e.$,n=立即登录,r=e.ERROR={REALNAME_EMPTY:{errno:204,errmsg:请输入您的真实姓名},REALNAME_INVALID:{errno:227,errmsg:请确认您输入的真实姓名是否有误},ACCOUNT_EMPTY:{errno:1030,errmsg:请输入360帐号},ACCOUNT_INVALID:{errno:1035,errmsg:请确认您的帐号输入是否有误},ACCOUNT_DUPLICATE:{errno:1037,errmsg:该帐号已经注册,+n},USERNAME_DUPLICATE:{errno:213,errmsg:用户名已经被使用,+n},USERNAME_EMPTY:{errno:215,errmsg:请输入用户名},USERNAME_INAPPROPRIATE:{errno:225,ermsg:用户名包含不适当内容},USERNAME_INVALID:{errno:199,errmsg:用户名应为2-14个字符,支持中英文、数字或_},USERNAME_NUMBER:{errno:200,errmsg:用户名不能全为数字},NICKNAME_EMPTY:{errno:205,errmsg:请输入昵称},NICKNAME_DUPLICATE:{errno:260,errmsg:昵称已经被使用},NICKNAME_INAPPROPRIATE:{errno:226,errmsg:昵称包含不适当内容},NICKNAME_NUMBER:{errno:262,errmsg:昵称不能全部是数字},NICKNAME_INVALID:{errno:15e3,errmsg:昵称应为2-14个字符,支持中英文、数字、_或.},EMAIL_EMPTY:{errno:203,errmsg:请输入邮箱},EMAIL_INVALID:{errno:1532,errmsg:邮箱格式有误},EMAIL_NOT_ACTIVATED:{errno:2e4},MOBILE_EMPTY:{errno:1107,errmsg:请输入手机号},MOBILE_INVALID:{errno:1100,errmsg:手机号格式有误},MOBILE_DUPLICATE:{errno:1106,errmsg:该手机号已经注册,+n},CAPTCHA_INVALID:{errno:78e3,errmsg:验证码错误请重新输入},CAPTCHA_INVALID_OLD:{errno:1670,errmsg:验证码错误请重新输入},CAPTCHA_EMPTY:{errno:78002,errmsg:请输入验证码},CAPTCHA_APPID_INVALID:{errno:1300,errmsg:验证码格式有误},SMS_TOKEN_EMPTY:{errno:1350,errmsg:请输入校验码},SMS_TOKEN_INCORRECT:{errno:1351,errmsg:校验码输入有误},PASSWORD_EMPTY:{errno:211,errmsg:请输入密码},PASSWORD_INVALID:{errno:1065,errmsg:密码长度应为6-20个字符},PASSWORD_LEVEL_LOW:{errno:54999,errmsg:密码安全级别过低},PASSWORD_WEAK:{errno:54999,errmsg:密码弱,有风险,请重新输入},PASSWORD_ORDERED:{errno:54999,errmsg:密码不能为连续字符},PASSWORD_CHAR_REPEAT:{errno:54999,errmsg:密码不能全为相同字符},PASSWORD_WRONG:{errno:220,errmsg:登录密码错误,请重新输入},PASSWORD_NOT_MATCH:{errno:1091,errmsg:两次密码输入不一致},PASSWORD_FULL_SHARP:{errno:54e3,errmsg:密码不能包含中文字符,请重新设置},IDENTIFY_EXPIRE:{errno:153e3},NOT_SIGNED_IN:{errno:1501,errmsg:用户未登陆},UNKNOWN_ERROR:{errno:999999,errmsg:未知错误},SUCCESS:{errno:0,errmsg:操作成功},TIME_OUT:{errno:1,errmsg:网络超时}},i=e.utils=e.utils{},s={1105:该手机号未注册360帐号,1402:手机号当天发送短信次数超限,201:该邮箱已经注册,+n,3e4:该手机号已经注册,请直接用手机号登录,30007:该手机号已经注册,请直接用手机号登录,65002:该帐号未开启短信登录功能,立即开启,65001:该帐号只能通过短信登录,关闭此功能,221:帐号被封禁,点此联系客服,78001:提交过于频繁,请稍后重试};t.each(r,function(e,t){t.errmsg&&t.errmsg.length>

  上海卡顺汽车音响电话:去看看地址:上海市浦东新区川桥路118号卡顺汽车音响

  采用软件锁相环技术,只需设计过零检测及信号调整电路,其它功能均由DSP芯片完成,减少了外界环境干扰的问题,提高了锁相精度。同时,DSP可以实时进行软件修改,能实现复杂控制,提高了其可操作和可扩展性。随着DSP性能的不断改进,其运算速度越来越快,将为软件锁相技术提供更多的发展空间。

  这么复杂的干涉,同样的频率,在不同的位置听到的效果都是不同的。(可以用手机连接音响系统,播放单一频点的声音。转头,或者移动头的位置来体验一下这种情况。)

  中关村在线消息:近日,素有“产品设计界的奥斯卡”之称的IF设计奖获奖名单揭晓,作为海信手机在双面屏产品上又一扛鼎之作,海信双屏手机A6凭借优秀的工业设计,斩获IF国际工业设计奖殊荣,向全球消费者展示了海信手机在工业[阅读全文]

  数据及I/O,指令周期在25ns~50ns之间,实时性处理比16位单片机快2倍以上,可取代一般

  总之,广告主可以根据自身的需要去选择广告投放的类型,可在DSP平台上自由进行选择,并且还有实时竞价机制。广泛的信息流广告投入,也增加了行业的竞争力。类似于今日头条等爆款APP,或许就需要竞价投放。无论怎样,DSP广告平台还是给予了广告主不少地便利。返回搜狐,查看更多

  但是到了5G网络时代就不一样了,相比之前的网络我们有了很大的改善和一定的话语权。我们国家很多企业都在争夺这次5G网络的一个话语权,其中最受关注的就是华为了,华为在这次的5G争夺方面有着非常重要的一个分量,并且有很多国家选择与华为合作,这如果放到以前是我们想都不敢想的一个事情。

  1、必备资料 github AMR 开源库 :用心把这个项目看一遍,对于我下面说的话,可以忽略啦,代码是最好的文章,哈哈~~

  ① amr.js : 可以理解成 “桥” 的概念,连接底层解码和客户端调用的桥梁。

  ④ 如果下载三个核心库,建议从上篇 “Web 播放声音 介绍篇” 中的附件中卸载,在 github 现在的核心库,在 Chrome 下只能播放一次,把这个问题修复了一下,原因是 以同样的Audio.src创建 Audio 在 Chrome 下就不能二次播放,网上说法各异,最终自己动手解决了,详细可以在 amr.js 中的global.util.play方法中看。

  说了有一阵子白话了,该上点代码了,下面是我封装的播放 AMR 格式 Base64 码 的插件,直接在页面引用可以 ,下载地址可以在 “Web 播放声音 介绍篇” 下载。

  代码中只引入了 voice.js 一个 js,其他 js 动态引用了。(公司有 cdn 所以直接放在上面了)。

  在这里也把 voice.js 的代码贴出来,使用 typescript 写完后生成出来的,方便小伙伴们查看:

  好啦,到此本文结束,会尽快更新 Flash 下播放 AMR 格式 Base64 码,代码中哪里有错误或者有异议麻烦小伙伴们联系我,一起讨论,有则改之无法加冕,一起进步,thx~~。

分享:
网站地图